第19話は、第18話に続きアナログ・デジタル変換(AD変換)の原理と、AD変換の前後におけるレベルダイヤグラムの縦軸(アナログ電圧[dBµV]目盛とデジタル振幅[dB_FS]目盛)の関係ついて解説します。

1. ADコンバータ(ADC)の動作原理

ADコンバータ(ADC)は、入力電圧をデジタル(バイナリ)コードに変換するデバイスです。その仕組みは多数の電圧コンパレータで一度に電圧を観測するフラッシュ型や、既知の「のこぎり波」電圧と比較して電圧が一致するまでの時間をカウントするもの、VCOを用いて周波数として検出するものなど、様々な方式が存在します。数MHz～数GHzでのサンプリングが必要な無線通信信号のデジタルサンプリングにおいては、もっぱら図1に示すようなフラッシュ型(並列比較型)もしくはこれに準じた方式のADCが主流です。このタイプのADCでは、出力ビット数をNとすると、2^N個の電圧コンパレータを並列に接続し、2^N段に等差分圧された基準電圧と比較して、得られた出力をNビットのバイナリコードにエンコードして出力します。最も高速サンプリングが要求される用途では2^N個の比較回路と基準電圧を準備しますが、動作速度に余裕がある場合は、入力電圧をサンプリング＆ホールドし、比較用の基準電圧を切り替え、あるいはDAコンバータ(DAC)で生成することによって逐次比較を行って回路規模を小さくする工夫がとられます。

図1 フラッシュ型(並列比較型)ADコンバータ

このようにADCは入力電圧を基準電圧と比較することでデジタル符号に変換するデバイスなので、入力電圧端子V_INと基準電圧端子V_REFの2つのアナログ入力端子が必ずあります。V_REF端子に印加される電圧を[V]、アナログ電圧入力端子V_INに印加される電圧を[V]とすると図2に示すように、=0Vの時に0、^※1の時にフルスケールのデジタルコードを出力する仕様になっています。通常V_REFには低雑音で高安定の電圧源が要求されるため、デバイスに内蔵されたバンドギャップ電圧源、またはこれに準じたシャントレギュレータなどが用いられます。

図2 NビットADコンバータの入出力特性

2. ADコンバータの入力振幅と出力データの関係

このようにNビットのADCは本質的に0～V_REF[V]の入力電圧を0～2^N−1のバイナリコードに変換するデバイスです。“マイナス”の入力電圧には直接対応しないため、一般的なシングルエンド入力のADCで交流信号をデジタル化するためには、図3に示すように入力信号にDCバイアスを加える必要があります。

図3 シングルエンド入力タイプのADCによる交流信号のサンプリング

この方法で交流信号をサンプリングすると、ADCの出力にはDCバイアスが重畳された交流信号のバイナリコードが出力されるので、ここからDCバイアス分を引き算して交流成分だけを取り出す処理が必要になります。具体的には、ADCのビット数をNとすると、図3に示すようにバイアス電圧をv_REFの1/2の電圧とし、サンプリングデータから2^N−1を固定的に引き算するのが一般的です。

このときADCが扱える最大振幅は[Vp-p]、電圧最大値は ⁄⁄ 2[V_PEAK]、レベルダイヤグラム上においては、信号レベルは電力の次元で扱うので、電圧最大値の2乗を“等価”飽和レベルP_SATとして扱い、

(式2-1)

そして、このレベルが入力されたときの出力値を0[dB_FS]、量子化雑音レベルN_qは

(式2-2)

となります。

シングルエンド入力タイプのADCでは、バイアス回路の精度が不十分でV_REFを正確に1/2に分圧出来ていなかったりすると、直流バイアス相当分の値を引き算したときにオフセットエラーの原因になります。このような外部バイアス回路に伴う不正確さを回避してSNRを改善する目的で、図4～図5に示すような差動入力端子を備えた交流信号に特化したともいえるADCも増えています。

図4 差動入力タイプのADCによる交流信号のサンプリング

図5 差動入力タイプのADCの例(アナログデバイセズ AD4086)

差動入力タイプのADCでは入力信号の最大振幅が±となり、シングルエンドタイプの2倍の振幅になります。この結果SNRの改善が期待できます。また外付けのバイアス回路は不要で回路設計者がDCオフセット誤差を気にする必要がなくなります。差動入力タイプのADCを採用する場合、シングルエンドタイプのADCと比較して、入力電圧とデジタルデータの関係が6dBずれることになりますので、レベルダイヤグラムを作成する場合は留意する必要があります。

次ページは「実際のレベルダイヤグラムを見る」から