2. DAコンバータの入力データと出力振幅の関係

昨今の信号処理用DACは入力データのフォーマットやV_REFの大きさ、TIAの利得、出力電圧振幅範囲などをプログラミング出来る製品が増えており、入力データ(デジタル振幅)とV_REFと出力電圧(アナログ振幅)の関係は、採用するDACのデータシートやアプリケーションマニュアルで個別に確認する必要があります。但し本質的には「NビットのDAC」は0～2^N−1のバイナリコードを、0~[V] (本稿では≒0～[V]として扱います)の電圧に変換するデバイスです。最もポピュラーなシングルエンド出力のDACの場合、図4に示すように“マイナス”の電圧出力には直接対応しないため、入力データには2^N−1のオフセットを加える必要があります。結果、出力されるアナログ電圧にもDCオフセットが重畳されるので、図に示すようにDCカットのコンデンサが必要になります。

図4 最も原理的なシングルエンド出力タイプのDACのデジタルデータと出力電圧の関係

このタイプのDACの場合、フルスケール電圧振幅は [Vp-p]、電圧最大値は [V_PEAK]、レベルダイヤグラム上においては、信号レベルは電力の次元で扱うので、電圧最大値の2乗を最大出力レベルとし、これを上限値の意味で“等価”飽和レベルP_SATとして扱います(但し、デバイスによってはアナログ出力部の飽和振幅がフルスケール電圧振幅よりも小さい場合があり、この場合はアナログ回路側で規定される飽和振幅が実際のP_SATになります)。

(式2-1)

そして、このレベルが出力される入力値が0[dB_FS]になります。一方でデジタル空間の量子化雑音レベルNqは、

(式2-2)

ですが、NビットのDAC出力波形には、この大きさ相当のランダム^※1 雑音電圧が重畳されます(式2-3)。

(式2-3)

但し、実際のDAC出力は、これに加えてアナログ回路の雑音も重畳されます。繰り返しになりますが、内部でプログラミング出来るタイプのDACでは最大振幅がV_REFにならなかったり、理論最大振幅ではアナログ側の出力アンプが飽和したりする(P_SATの規定が振幅範囲と別に存在する)ケースがあるので、個別に確認が必要です。

伝送信号の周波数帯域が低い周波数に及ぶ場合、図4に示したDCカットのコンデンサは大きなキャパシタンスが要求されるため選定が難しくなります。このため信号用のDACにはADCと同様、図5に示すような差動出力を備えたデバイスもあります。

図5 差動出力タイプのDAC

これは後段のナイキストフィルタや直交変調器を全て差動回路で構成することにより、DCドリフトの影響を回避するのが目的です。この場合、小容量のキャパシタで容易にDCカットが可能なRFまたはIFの変調信号に変換した後はシングルエンドの回路構成にするのが一般的です。このような差動出力型のDACの場合、＋出力、－出力各端子の振幅は [Vp-p]ですが、差動信号として受けた場合は最大振幅が ± となり、シングルエンド出力の2倍の振幅になります。シングルエンドタイプのADCと比較して、入力電圧とデジタルデータの関係が6dBずれることになりますので、レベルダイヤグラムを作成する場合は留意する必要があります。

3. 第20話のまとめ

冒頭“DA変換の前後におけるレベルダイヤグラムの縦軸(デジタル振幅[dB_FS]目盛とアナログ電圧[dBµV]目盛)の関係について解説します。”と申し上げたのですが、DACの原理説明が長くなってしまいレベルダイヤグラムの話に到達出来ませんでした。第20話ではDACの動作原理、ならびに入力デジタルデータと出力アナログ振幅の関係について解説しました。DACはADC以上にアナログ出力回路のレパートリーが広く、デジタルデータとアナログ出力の関係はデバイス毎に確認が必要です。以下第20話の要点です。

• (1)信号生成用のDACはR-2Rラダー回路の各段の並列抵抗(2R)に流れる電流を入力データに応じて選択・合成し、TIAで電圧変換する方式が主流である。
• (2)R-2Rラダーとは抵抗値が2RとRの関係にある2種類の抵抗を、それぞれ並列抵抗(2R)と直列抵抗(R)のルールで繰り返す梯子回路の事である。
• (3)R-2Rラダーの直列抵抗(R)側最終段を抵抗Rで終端すると、並列抵抗(2R)側からラダー回路を見たインピーダンスはラダーの段数にかかわらずRになる。
• (4)R-2Rラダーの各段を構成する抵抗に流れる電流は電源に近い側から一段毎に半分になってゆく。
• (5)TIAとはTrans Impedance Amplifierの略称で、オペアンプ反転増幅回路の入力抵抗を0[Ω]としたもの。フォードバック抵抗Rfとすると仮想接地に流れ込む電流の−Rf倍の電圧が出力端子に現れる。
• (6)最も一般的なDAコンバータ(ADC)の最大出力電圧(フルスケール電圧: V_FS)は、通常V_REF端子に加える基準電圧 の値に等しく、最小出力電圧(ゼロスケール電圧: V_ZS)は0Vである。但し、TIAを外出しにして基準電圧 に係数がかかるものや、DAC出力に増幅器が入っているもの、さらに負電圧出力ができるものなどバリエーションが多いので原理を理解した上で、実際の出力電圧はデバイス毎に確認が必要である。

なおR-2Rラダー回路を用いたDA変換には、並列抵抗側にV_REFを印加するか否かを切り替えて直接電圧出力する方法もあり、DAコンバータICが高嶺の花だった頃に8ビット程度のDA変換回路としてC-MOSのロジックバッファICと組み合わせてよく利用されました。こちらについては、月刊FB Newsの別の連載、「FBのトレビア／第四十四回 ラダー抵抗によるD/A変換について」でも解説されていますので、興味のある方は参照ください。電圧出力型の回路は各並列回路に接続された電圧源の電圧精度がDACの変換精度に寄与するため、電流型よりも誤差要因が多くなります。このためビット数の大きいDACでは本稿で解説した電流型が主流ではないかと思います。またラダーを構成する抵抗器の相対精度が要求されることにも留意が必要です。例えば10ビット(10段)のラダーであれば、負荷端の電流値は電源端の1/1024であり、誤差が1/1000(0.1%)でも正しい電流(電圧)を得ることが出来ません。

第21話では、DA変換の前後におけるレベルダイヤグラムの縦軸(デジタル振幅[dB_FS]目盛とアナログ電圧[dBµV]目盛)の関係、ならびに変調器における信号劣化について解説します。

• ※1  DACから出力される量子化雑音は出力する電圧波形に依存性があるため、完全なランダム波形ではありません(例えば直流電圧を出力させた場合は直流の固定誤差電圧になります)が、帯域制限された領域内で便宜上「ランダム雑音」として扱っています。